企业官网建设流程全解析

成武菏泽网站建设,为什么要建设企业网站,广州地铁,网站上线验收信号处理板原理框图如下图所示。28DR作为整板的主控中心、VU13P作为整板的基带信号处理中心。技术指标1片复旦微 RFSOC 芯片JFMZQ28DR#xff08;RFDC版本V03以上#xff09;1片复旦微FPGA芯片FM9VU13PB2104作为主芯片#xff0c;主芯片国产化#xff0c;其他IC器件无国产化…信号处理板原理框图如下图所示。28DR作为整板的主控中心、VU13P作为整板的基带信号处理中心。技术指标1片复旦微 RFSOC 芯片JFMZQ28DRRFDC版本V03以上1片复旦微FPGA芯片FM9VU13PB2104作为主芯片主芯片国产化其他IC器件无国产化要求(原则上选择国产可替代器件)FPGA-VU13P芯片外围配置FPGA-外接2组DDR4 SDRAM每组容量4GB速率2400MT/sFPGA-外接SPI FLASH容量不低于1GbFPGA-外接M.2 SSDFPGA-外接两路光纤通信FPGA-外接两组FMCFPGA-外接164245实现48对LVDS和144个GPIO控制FPGA-外接串口芯片实现4个422和2个485串口控制FPGA-外接差分ADC驱动器如AD8138用于输出RFSOC-28DR芯片外围配置对外引出8路ADC和8路DACADC采样率最大支持5GSPS量化位数14bitDAC采样率最大支持6.554GSPS量化位数14bit8路DAC输出工作频段为10M~6GHz输出功率不小于-2dBmDA幅度误差小于1dB8路ADC输入工作频段为10M~6GHzSFDR不小于50dB全频带条件下同步精度不大于5°PS外接 DDR4 SDRAM动态存储器,容量4GB速率2400MT/sPS外接 eMMC存储器,容量不低于32GBPS外接 SD卡槽PS外挂SPI FLASH容量不低于512MbPS外接一路千兆网口、一路DP接口、一路USB3.0接口、一路422串口PL外接SPI FLASH容量不低于512MbPL外接 DDR4 SDRAM动态存储器,容量4GB,速率2400MT/s;PL外接两路422串口28DR需支持通过跳线帽方式择启动模式启动模式需支持QSPI Flash启动、SD卡启动、eMMC启动28DR与VU13P间连接4组GTY bank、24对LVDS48个GPIOVU13P需支持8组GTY功能待定28DR和VU13P均外接一路GLINK接口28DR需支持对射频部分供电的开关控制默认为关闭状态28DR需支持对VU13P的上电控制以及运行时的上电复位控制28DR需支持对VU13P运行时的重配置28DR需支持对时钟树配置用户可根据需求配置预期时钟时钟LMK0482828DR需支持对参考时钟源的选路配置用户可根据需求选择板载高精度晶振作为时钟源还是外部参考输入时钟作为时钟源板上增加电源监控模块监控核心电源软件程序序号驱动类型驱动名称功能描述PS 外设驱动网口驱动LWIP以裸机方式实现网口驱动可与上位机ping通串口驱动1路串口UART0可作为调试串口正常使用I2C驱动QSPIFlash驱动eMMC驱动eMMC需格式化成2个分区第一个分区存放根文件系统第二个分区存放用户数据第二分区支持mount在文件系统下SD卡驱动支持在Linux系统启动后挂载SD卡文件系统USB驱动以裸机方式实现usb驱动与上位机libusb收发测试DP驱动以裸机方式DP接口驱动PL外设驱动时钟配置驱动实现对时钟芯片输出时钟频率配置DDR4读写驱动PL侧实现对DDR4读写在线升级驱动串口驱动网口驱动实现TCP/IP协议 与上位机通信VU13P外设接口驱动DDR4读写驱动实现对DDR4读写在线升级驱动QSFP光口驱动通过Ibert测试链路通路可通过光模块回环测试AD8138驱动M.2 SSD驱动I2C通信驱动FMC 驱动约束文件VU13P与28DR互联接口驱动GT连通性测试通过Ibert测试链路通路AURORA x16通信驱动实现VU13P与28DR之间基于AURORA64b66b的16 lane数据收发SRIO x4通信驱动实现VU13P与28DR之间基于SRIO x4数据收发GPIO连通性测试测试VU13P与28DR互联的GPIO连通性即可LVDS连通性测试测试VU13P与28DR互联的LVDS连通性即可系统功能驱动28DR AD/DA IP核工程提供复旦微官方ADC/DAC IP核该IP核在开发阶段支持相关参数配置。具备校准功能。28DR射频通路测试基于单音信号的进行收发射频回环测试