企业官网建设流程全解析

网站在线留言怎么做,vi设计公司公司,创意个人网站设计,企业网站网络推广2 DESIGN FOR TESTABILITY#xff08;DFT#xff09;这一章讨论现代数字电路的可测性设计#xff08;DFT#xff09;。可测性设计的两大用途#xff1a;提高数字电路质量#xff0c;减少数字电路测试成本简化电路测试、debug、诊断本章目标#xff1a;读完能够判断一个电…2 DESIGN FOR TESTABILITYDFT这一章讨论现代数字电路的可测性设计DFT。可测性设计的两大用途提高数字电路质量减少数字电路测试成本简化电路测试、debug、诊断本章目标读完能够判断一个电路的设计是不是测试友好为了提高可测性能提出设计上的修改建议综合以上目标这一章结束后能够识别和修改scan design rule的偏差能够掌握把一个design转换成一个scan design的基础知识。内容顺序DFT的基础概念和可测性分析的方法scan design应用最广泛的DFT方法学popular scan cell designsscan architecturesscan design rulesscan design flowspecial-purpose scan designs先进的DFT技术RTL级的DFT可以减少DFT设计迭代和test development time。2.1 Introductionparts per million (PPM)测试技术的早期设计和测试完全是分开的两部分测试的质量按照客户返回的故障芯片的比例评估也就是用这个数给测试打分。fault simulation或fault grading1980s测试中严重依赖故障仿真定量测量functional patterns的故障覆盖率。如果一组functional patterns不能满足故障覆盖率要求就再增加functional patterns但是这种方法的故障覆盖率始终超不过80%。scan cells对于存储单元storage elements利用结构化的DFT方法用外部接口控制和监测时序电路内部的状态这种利用外部接口重构的存储单元叫做scan cells。Scan design最常用的DFT方法。把选中的存储单元storage elements连接起来形成多个移位寄存器叫做scan chains。这种设计方法把每一个选中的存储单元都用一个scan cell替代每个单元都有一个额外的输入scan input (SI)还有一个额外的或者共享的输出scan output (SO)通过把SO连到下一个cell的SI就能形成一个或多个scan chains。full-scan design把所有的存储单元都进行scan插入。almost full scan designmore than 98%把几乎所有的存储单元都进行scan插入。partial-scan design把部分的存储单元都进行scan插入。按照选择方法又分成三小类pipelinedfeed-forwardbalanced随着硅降价和深硅技术发展逐渐由partial-scan design向full-scan design发展。scan design rules为了达到想要的PPM目标在设计中影响故障覆盖率的特定电路结构和设计都得提前就要求并做到这就需要提前规定scan design rules。所以DFT工程师的职责包括在设计中识别和修订scan design rule偏差把scan chains插入和综合入设计中为scan design生成测试向量将测试向量转化为ATE能用的格式