企业官网建设流程全解析

顺企网属于什么网站,项目外包交易平台,小孩学编程哪家好,微信内转发的网页怎么制作文章目录说明缓存存储器缓存通用组织结构#xff08;S, E, B#xff09;缓存读取过程映射方式(重点)直接映射#xff08;E1#xff09;E路组相联缓存#xff08;E2#xff09;写操作处理使用中间位作为索引缓存性能指标说明 庄老师的课堂#xff0c;如春风拂面#xf…文章目录说明缓存存储器缓存通用组织结构S, E, B缓存读取过程映射方式(重点)直接映射E1E路组相联缓存E2写操作处理使用中间位作为索引缓存性能指标说明庄老师的课堂如春风拂面启迪心智。然学生愚钝于课上未能尽领其妙心中常怀惭愧。幸有课件为引得以于课后静心求索。勤能补拙笨鸟先飞一番沉浸钻研方窥见知识殿堂之幽深与壮美竟觉趣味盎然。今将此间心得与笔记整理成篇公之于众权作抛砖引玉。诚盼诸位学友不吝赐教一同切磋琢磨于学海中结伴同行。资料地址computing-system-security缓存存储器缓存存储器是小型、高速、基于SRAM的存储器由硬件自动管理存储主存中频繁访问的数据块。CPU访问流程CPU首先在缓存中查找数据若命中则直接使用否则从主存加载并存入缓存。缓存通用组织结构S, E, BS 2 s S 2^sS2s缓存组数E 2 e E 2^eE2e每组路数lines per setB 2 b B 2^bB2b每块字节数block size缓存总大小 S × E × B 字节 缓存总大小 S × E × B 字节缓存总大小S×E×B字节缓存行结构包含有效位valid bit、标记字段tag、数据块data block可选脏位dirty bit用于写回策略。缓存读取过程地址解析地址划分为三部分标记t bits、组索引s bits、块内偏移b bits。查找步骤根据组索引定位对应组。在该组所有路中比较标记是否匹配且有效位为1。若命中则根据偏移提取所需数据。映射方式(重点)直接映射E1直接映射的特点是每组仅一条缓存行1路组相联结构简单但易产生冲突未命中。地址映射案例每组仅一行给定块大小B8字节。命中判断若对应行有效且标记匹配则命中否则为未命中需替换旧行。最后冲突的处理缓存结构分析地址空间4 位地址16 字节M16。缓存配置S4个组Set每组E1个块Block。每块B2字节Block size。地址划分组索引s2 位选择 4 个组之一00、01、10、11。块内偏移b1 位选择块内的 2 字节0或1。标签t1 位剩余高位0或1。地址0000₂的解析二进制地址0000。组索引中间2 位00→ 对应Set 0。标签高 1 位0。块内偏移最低位0选择块内第 0 字节。地址序列的影响地址序列00000₂、10001₂、70111₂、81000₂、00000₂。第一次访问0冷启动未命中Cold Miss加载M[0-1]到 Set 0。访问1命中Hit因为1与0同属 Set 0标签匹配。访问7冷启动未命中Cold Miss加载M[6-7]到 Set 3组索引11。访问8冷启动未命中Cold Miss加载M[8-9]到 Set 0组索引00替换原 Set 0 的数据。再次访问0冲突未命中Conflict Miss因为 Set 0 的块已被8的数据覆盖标签匹配但数据不正确。E路组相联缓存E2结构特点每组包含E条缓存行提供更高的灵活性降低冲突未命中概率查找方式同时比较组内所有行的标记只要任一行匹配且有效即为命中替换策略未命中时选择一条行替换常见策略有随机、LRU最近最少使用。2路组相联缓存模拟S2组E2路/组B2字节/块-t2, s1, b1 → 4位地址空间M16字节写操作处理多副本问题数据存在于L1、L2、L3、主存甚至磁盘中必须保证一致性写命中策略分为写直达Write-through和写回Write-back写直达Write-through立即将修改写入下层存储简单但增加总线流量。写回Write-back推迟到替换时才写回主存每行需设“脏位”标识是否修改过减少写操作次数提升性能。写未命中策略分为写分配和非写分配写分配Write-allocate将目标块加载进缓存后再更新适用于后续还有写操作的情况。非写分配No-write-allocate直接写入主存不加载进缓存常与写直达搭配使用。典型组合写直达 非写分配写回 写分配使用中间位作为索引假设直接映射缓存设计块大小为8字节对比两种索引方法中间位索引Standard Method使用地址中间几位作为组索引更好地利用空间局部性连续地址分布到不同组减少冲突高位索引Alternative Method使用地址高位作为组索引导致具有空间局部性的程序频繁冲突不利于性能优化缓存性能指标失效率Miss Rate未在缓存中找到的内存访问比例失效率 失效次数 / 总访问次数典型值L1 缓存3–10%L2 缓存1%取决于大小等命中时间Hit Time将缓存块传送到处理器所需时间包含判断是否命中的开销典型值L1约 4 个时钟周期L2约 10 个时钟周期失效惩罚Miss Penalty因缓存失效导致的额外延迟典型值主存访问需 50–200 周期趋势逐渐增加